PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-236898

(43) Date of publication of application: 23.08.1994

(51)Int.CI.

H01L 21/338 H01L 29/812

(21)Application number: 05-004473

(71)Applicant : NEC CORP

(22)Date of filing:

14.01.1993

(72)Inventor: ONDA KAZUHIKO


KUZUHARA MASAAKI


(54) FIELD-EFFECT TRANSISTOR

(57) Abstract:

PURPOSE: To enhance two-dimensional electron gas in electron density so as to make an electric field-effect transistor less deteriorated in dielectric strength due to ionization by collision when an electric field of high potential is applied by a method wherein electrons in an InGaAsP channel layer are made to move in a region small in energy gap in a low electric field, and hot electrons are made to move in a region large in energy gap.

CONSTITUTION: An I-type In0.52Al0.48 As buffer layer 2, an In1-xGaxAsyP1-y channel layer 3, an In0.52AE0.48As spacer layer 4, an N-type In0.52AE0.48AS electron feed layer 5, an Itype In0.52Al0.48As Schottky layer 6, and an N-type In0.53Ga0.47 As cap layer 7 are made to grow on a semiinsulating InP substrate 1. Furthermore, a source electrode 8 and a drain electrode 9 are formed sandwiching a gate electrode 10 located in a recessed region between them. The I-type InGaAsP channel layer 3 is of graded structure which increases monotonously in energy gap Eg from 0.9eV to 1.1eV starting at its front side towards its other side close to the substrate 1.





LEGAL STATUS

[Date of request for examination]

14.01.1993

[Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2091214

[Date of registration]

18.09.1996

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-236898

(43)公開日 平成6年(1994)8月23日

(51) Int. Cl. 5

識別記号

庁内整理番号

FΙ

技術表示簡所

HO1L 21/338 29/812

7376 - 4 M

HO1L 29/80

Н

有 請求項の数5

OL

(全7頁)

(21)出願番号

特願平5-4473

審査請求

(22)出願日

平成5年(1993)1月14日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 恩田 和彦

東京都港区芝五丁目7番1号日本電気株式会

社内

(72) 発明者 葛原 正明

東京都港区芝五丁目7番1号日本電気株式会

社内


(74)代理人 弁理士 京本 直樹 (外2名)


(54) 【発明の名称】電界効果トランジスタ

(57)【要約】

【構成】半絶縁性InP基板1にI型Ino.52Alo.48 Asバッファ層2、I型In_{1-x} Ga_x As, P_{1-y} チャネル層3、Ino.52Alo.48Asスペーサ層4、N型Ino.52Alo.48As 第子供給層5、I型Ino.52Alo.48Asショットキー層6、N型Ino.53Gao.47Asキャップ層7が成長されている。さらにリセス領域のゲート電極10をはさんでソース電極8およびドレイン電極9が形成されている。I型InGaAsPチャネル層3はエネルギーギャップE_s が表面側から基板側に向って0.9eVから1.1eVまで単調に増加するグレーディッド構造である。

【効果】低電界ではInGaAsPチャネル層の電子がエネルギーギャップが小さい領域を走り、高電界ではホットになった電子がエネルギーギャップの大きい領域を走る。2次元電子ガスの電子濃度が向上し、高電界駆動したときの衝突イオン化による耐圧の劣化を低減した。





20

【特許請求の範囲】

【請求項1】 半絶縁性 In P基板の上に順次積層された、バッファ層、チャネル層およびN型電子供給層に形成された電界効果トランジスタにおいて、前記チャネル層が、 In_{1-x} Ga_x As_y P_{1-y} 層からなり、その組成x, y が深さ方向に変化することを特徴とする電界効果トランジスタ。

【請求項2】 チャネル層である I n_{1-x} G a_x A s_y P_{1-y} 層のエネルギーギャップE_x が、深さ方向に対して単調に連続的に増加している請求項1記載の電界効果 10トランジスタ。

【請求項3】 チャネル層である In_{1-x} $Ga_x As_y$ P_{1-y} 層のエネルギーギャップ E_x が、深さ方向に対して単調に階段状に増加している請求項1記載の電界効果トランジスタ。

【請求項4】 チャネル層である In_{1-x} Ga_x As_y P_{1-y} 層のエネルギーギャップ E_s が、前記チャネル層の所定の深さのところに最小値をもち上下方向に単調に連続的に増加している請求項1記載の電界効果トランジスタ。

【請求項5】 チャネル層である $I_{n_{1-x}}$ G_{a_x} A_{s_y} P_{1-y} 層のエネルギーギャップ E_s が、前記チャネル層の所定の深さのところに最小値をもち上下方向に単調に階段状に増加している請求項1記載の電界効果トランジスタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はSi(シリコン)を材料とするFET(電界効果トランジスタ)では動作不可能なミリ波帯で良好な動作が可能な化合物半導体を材料とする電界効果トランジスタに関し、特にヘテロ接合に生じる2DEG(2次元電子ガス)をチャネルとする2DEG・FETに関するものである。

[0002]

【従来の技術】近年、InGaAsやInGaAsPなどの3元および4元混晶半導体が注目されている。その中でInP基板に格子整合するInGaAsは光デバイスだけでなく、各種FET(電界効果トランジスタ)材料として有望である。特に、InPやInAlAsとのヘテロ界面に生じる2次元電子ガスを用いたFETの研 40 究が盛んになっている。

【0003】InGaAsがGaAsと比べて電子輸送デバイス用材料として有望視される理由は、①電子のドリフト速度におけるピーク値が大きい、②低電界における電子の移動度が大きい、③オーミック電極がとりやすくコンタクト抵抗が小さい(InGaAsと金属との間の障壁が低い)、④高電界中での電子速度のより大きなオーバーシュートが期待できる、⑤Γ谷とL谷との間の電子の遷移による拡散雑音が小さい、などを挙げることができる。

【0004】現在、このInGaAs/InAlAs界面の2次元電子ガスを用いたFETは高性能ミリ波素子として有望視され各方面で研究開発が行われている。特に低雑音素子としての有効性は実験レベルで確認されている。

【0005】例えばK. H. DuhらがIEEE MICROWAVE AND GUIDED WAVE LETTERS、VOL. 1、NO. 5、PP. 114-116、May、1991において報告しているように、室温下で、94GHzにおける雑音指数1. 2dB、付随利得(associated gain)7.2dBが確認されている。これはInP基板上に格子整合する系、すなわちIn組成をIno.63Gao.47As/Ino.62Alo.48AsとしてFETを試作している。このヘテロ接合ではIno.63Gao.47As層に2次元電子ガスが生じる。

【0006】さらに特性の向上を図るため、例えばG. I. NgらがIEEE ELECTRON DEVIC E LETTERS、VOL. 10、NO. 3、PP. 114-116、June、1989)において報告しているようにチャネル層であるInGaAs層のIn組成を0.53より大きくしてFET特性を向上させる方法がある。ただしGa組成が0.53以上のInGaAsをInP基板に接合させると格子不整となるので、In組成によって単結晶成長が可能な膜厚が制約されて、InGaAsチャネル層の厚さが制限される。

【0007】また、InGaAsチャネル中にInAsの薄層を挿入することにより、閉じこめ効果の強い2次元電子ガスが生じるFETについて、T. Akazaki (赤埼) らがIEEE ELECTRON DEVICE LETTERS、VOL. 13、NO. 6、PP. 325-327、June、1992で報告している。

【0008】これらのIn系材料は高抵抗化が難しいのとショットキー接合におけるショットキーバリア高さゅ が低いことから印加電圧に対する耐圧がGaAs系に比べて低く、FETの動作電圧を上げられないという問題がある。

【0009】そこで耐圧を向上させるためチャネル層にエネルギーギャップの大きな材料を用いる方法がある。InPに格子整合するIno.53Gao.47AsのエネルギーギャップEgは0.74eVである。一方、InPに格子整合するInGaAsPはその組成を変えることによりエネルギーギャップEgを0.74eVから1.35eVまで変化させることができる。

【0010】W. P. HongらはInGaAsPをチャネル層とし、InAlAsを電子供給層としたHEMTを試作した結果について、IEEE ELECTRONDEVICE LETTERS、VOL. 12、N 50 O. 10、PP. 559-561、Oct. 1991に 報告している。ここで用いられた I no. 73 G a o. 27 A s o. e Po. 4 チャネル層のエネルギーギャップは 0. 9 5 e V であり、 I n P に格子整合する I no. 53 G a o. 47 A s に比べて約 0. 2 e V 大きい。したがって高電界領域での衝突イオン化による耐圧の劣化が抑制されて 5 V 以上のドレインーソース耐圧と、 15 V 以上のゲートードレイン耐圧が得られたと報告している。

【0011】W. P. HongらはInGaAsPを電子の走行するチャネル層に用いているが、これに対してInGaAsPを電子供給層に用い用いたFETについ 10 て、佐々木らは特公平2-60223で述べている。従来から用いられているInAlAsの代わりにInGaAsPを電子供給層として、InGaAsチャネル層との間における伝導帯不連続量 Δ E。を小さくすることができる。これを用いてエンハンスメント型のFETを試作している。

[0012]

【発明が解決しようとする課題】InAlAs/InG aAs系のヘテロ接合FETは耐圧が低く、動作バイアスを高くできないという問題がある。InGaAsPチ 20ヤネル層は、従来のInGaAs ガチャネル層よりもエネルギーギャップが大きいので、衝突イオン化によるFETの耐圧劣化が抑制される。しかしInGaAsに比べInAlAs電子供給層との伝導帯不連続値 ΔE。が小さいので量子井戸の形成される2次元電子ガスのシート電子密度が小さくなり、十分なキャリア濃度が得られないという問題が新たに生じる。また、伝導帯不連続値 ΔE。が小さいので2次元電子ガスの閉じ込め効果が従来に比べて弱い。その結果、InAlAs電子供給層側ヘキャリアが漏れてFETの相互コンダクタンスを劣化 30させる。

【0013】本発明の目的はInGaAsPチャネル層において2次元電子ガスキャリア密度の低下、2次元電子ガスキャリア閉じ込め効果の劣化を解消するとともに耐圧の向上を図ることにある。

[0014]

【課題を解決するための手段】本発明の電界効果トランジスタは半絶縁性 In P基板の上に順次積層された、バッファ層、チャネル層およびN型電子供給層に形成された電界効果トランジスタにおいて、前記チャネル層が、In_{1-x} Ga_x As_y P_{1-y} 層からなり、その組成x, yが深さ方向に変化しているものである。

[0015]

【作用】ノンドープ $I_{n_{1-x}}$ G_{a_x} A_{s_y} P_{1-y} \mathcal{F} \mathcal

電子密度が得られる。

【0016】FETの動作領域が低電界動作から高電界動作に移行するにつれて2次元電子ガス中で加速されてホットになった電子は組成x、yが徐々に減少する基板側に移行する。また高電界中で問題となるキャリアの衝突イオン化はエネルギーギャップE。が大きいほどその生じる確率は小さくなる。その結果、エネルギーギャップE。が大きい基板側では、衝突イオン化に起因する耐圧劣化が抑制される。

【0017】 I_{1-x} G_{ax} A_{sy} P_{1-y} σ G_{a} 組成 x および A_{sy} 8 組成 y を次式をみたす値に設定することにより、 I_{n} P 基板と格子整合させることができる。

【0018】x=0. $453y\times(1+0.031y)$ エネルギーギャップ E_g はつぎの近似式で与えられる。【0019】

 $E_s=1.35-0.72y+0.12y^2$ (e V) In Pに格子整合する In_{1-x} Ga_x As_y P_{1-y} は組成を変化させることにより、エネルギーギャップ E_s を 0.75から1.35 e Vまで変化させることができる。 In P基板に整合する In_{0.53} $Ga_{0.47}As_{0.75}$ e Vに比べて大幅にエネルギーギャップ E_s を大きくすることにより耐圧劣化を抑制することができる。

【0020】また、チャネル層中の2次元電子ガスの分布は均一ではない。チャネル層の電子供給層側および基板側の両界面近傍では必然的に電子の存在確率は低くなる。したがってこの付近のI n組成はあえて大きくしなくても2次元電子ガス濃度や電子の実効ドリフト速度に大きな影響を与えることはない。そこでI n G a A s P チャネル層の表面側および基板側のI n 組成に比べて、チャネル層の中間のI n 組成を大きする。すなわちエネルギーギャップE₈ の小さい組成にして、チャネル層の電子濃度の向上およびチャネルを走行する全電子の平均ドリフト速度を向上させることができる。こうしてI n G a A s P チャネル層の実効的なI n 組成を大きくするのと等価な効果が得られる。

[0021]

【実施例】本発明の第1の実施例について、図1 (a) を参照して説明する。

【0022】半絶縁性 In P基板 1上にMOCVD(有機金属化学気相成長)法などにより厚さ500nmのノンドープ(I型) Ino.52Alo.48Asバッファ層2、厚さ50nmのノンドープIn1-x Gax Asy P1-yチャネル層3、厚さ3nmのIno.52Alo.48Asスペーサ層4、Siを2×10¹⁸cm⁻³ドープした厚さ30nmのN型Ino.52Alo.48As電子供給層5、厚さ20nmのノンドープIno.52Alo.48Asショットキー層6、Siを5×10¹⁸cm⁻³ドープした厚さ30nmのN型Ino.53Gao.47Asキャップ層7が順次結晶成長されている。

【0023】硫酸および過酸化水素水の混合液を用いた

ウェットエッチングにより、素子間分離(図示せず)が行なわれている。AuーGe/Ni(金ーゲルマニウム/ニッケル)蒸着およびアロイ熱処理熱処理により、N型InGaAsキャップ層7にオーミック接続するソース電極8およびドレイン電極9が形成されている。ソース電極8とドレイン電極9との間のN型InGaAsキャップ層7をウェットエッチングして形成されたリセス領域のノンドープInAlAsショットキー層6にショットキー接続するTi-Pt-Au(チタンー白金ー金)からなるゲート電極10が形成されている。

【0024】本実施例においてノンドープ In_{1-x} Ga_x As_y P_{1-y} 層 3 はグレーディッド構造となっている。図1 (b) に示すようにエネルギーギャップ E_a が表面側から基板側に向って単調に増加するように組成x, y が設定されている。ここでは結晶欠陥を生じないようIn P 基板に格子整合する条件

(x)=0. 453 y × (1+0. 031 g) をみたすようにした。

【0025】例えばノンドープInGaAsPチャネル層3の基板側のエネルギーギャップを1.1eVとし、表面側のエネルギーギャップEgを0.9eVとして、この間のエネルギーギャップEgが単調に変化するように組成x,yを変調した。このとき基板側の組成はIno.63Gao.17Aso.36Po.62、表面側の組成はIno.67Gao.33Aso.71Po.29、に設定することにより所望のエネルギーギャップが得られる。

【0026】ノンドープInGaAsPチャネル層3の 量子井戸に生じる2次元電子ガスの分布は、伝導帯エネ ルギーの低いN型電子供給層5に近い表面側に重心をも つ。低電界動作では電子がP組成の小さい表面側を走行 する。しかし高電界動作ではホットになった電子は高電 界で電子移動度が大きくP組成の大きいノンドープIn AlAsバッファ層2に近い基板側に分布中心を移動す る。したがって低電界と高電界とでは電子の分布中心を 変化させることにより共に高速動作を保証することがで きる。

【0027】つぎに本発明の第2の実施例について、図2(a)および(b)を参照して説明する。

【0029】ここではエネルギーギャップE_s = 1.1 e Vを得るため、基板側の組成を I no.e3 G a o. 17 A s o. 38 P o. 62 とし、エネルギーギャップE_s = 0.9 e V を得るた、表面側の組成を I no.e7 G a o. 33 A s o. 71 P o. 20 とした。そのほかは第1の実施例と同一である。

【0030】第1の実施例と同様に表面側よりも基板側の方がエネルギーギャップEgが大きくなっている。

【0031】本実施例では表面側から基板側に向ってエネルギーギャップE。が2段階に増加しているが、その代りに3段階以上に増加している3層以上からなるチャネル層を形成しても同様の効果を得ることができる。

【0032】つぎに本発明の第3の実施例について、図3(a) および(b) を参照して説明する。

【0033】厚さ50nmのノンドープ $I_{n_{1-x}}$ GaxAsy P_{1-y} チャネル層 3 はグレーディッド構造となっている。エネルギーギャップ E_g は表面側から5nmの深さのところに最小値をもち、基板側および表面側に向って単調に増加するように組成 x および y が設定されている。 I_{n_0} Ga As P チャネル層 3 の基板側および表面側のエネルギーギャップ E_g は1. I_{n_0} E V であり、中間の最小値が0. I_{n_0} E V に設定されている。エネルギーギャップ I_{n_0} E V に設定されている。エネルギーギャップ I_{n_0} E O S P O 62 によって、エネルギーギャップ I_{n_0} E O S P O 62 によって、エネルギーギャップ I_{n_0} E O S P O 67 中心はエネルギーギャップ I_{n_0} E O の小さいノンドープ I_{n_0} G A S P チャネル層 3 の中間にできる。

【0034】本実施例ではミスフィット転移が生じない範囲でIn組成が極端に大きい歪超格子層を格子整合InGaAsP層で挟んで良好な量子井戸を形成することができる。他の目的でIn以外の組成を大きくした歪格子を導入することもできる。低電界動作では電子がチャネル層中間の実効In組成の高い領域を走行する。高電界動作では第1の実施例と同様にホットになった電子は高電界で電子移動度が大きいノンドープInAlAsバッファ層2に近い基板側に分布中心を移動する。

【0035】つぎに本発明の第4の実施例について、図4(a)および(b)を参照して説明する。

【0036】本実施例ではInGaAsPチャネル層が 3層からなり、その組成が2段階(階段状)に変化している。InGaAsPチャネル層は基板側3aおよび表面側3cでエネルギーギャップEgが1.1eVになり、その中間3bでエネルギーギャップEgが0.9e Vになるようにその組成が設定されている。それぞれのチャネル層3a,3b,3cの厚さは15nm、12n40 m、3nmとした。そのほかは第1の実施例と同様である。

【0037】本実施例ではInGaAsPチャネル層を 3層としたが、InGaAsPチャネル層を4層以上に 組成を変調しても同様の効果を得ることができる。

【0038】さらにノンドープInGaAsPチャネル層の組成x, yはInP基板に格子整合する値でなくても良い。チャネル層が歪層としてミスフィット転位が発生しない臨界膜厚以下の範囲で、組成x, yの値を設定することができる。

0 【0039】またパッファ層、チャネル層、電子供給

層、ショットキー層やキャップ層の組成元素、ドーパント濃度や厚さは必要に応じて変更することができる。さらにノンドープInGaAsPチャネル層の上にノンドープInAlAsスペーサ層を形成したり、N型InAlAs電子供給層にSiをプレーナドープしたり、ノンドープInAlAsバッファ層の上にもう1つの電子供給層を形成することもできる。通常ノンドープとするInGaAsPチャネル層も、ドーピングして高出力化を図ることができる。 ソース・ドレイン電極やゲート電極にAu-Ge/NiやTi/Pt/Au以外の金属材 10料を用いることもできる。

[0040]

【発明の効果】深さ方向にエネルギーギャップ E_s の変化するInGaAsPチャネル層を用いた。InGaAsPチャネル層中の電子は低電界ではエネルギーギャップ E_s の小さい領域を走り、高電界ではホットになった電子がエネルギーギャップ E_s の大きい領域を走る。

【0041】 $I_{n_{1-x}}$ G_{a_x} A_{s_y} P_{1-y} チャネル層の組成x, yを設定することにより、エネルギーギャップ E_a e^{-2} e^{-

【0042】一様なInGaAsチャネル層と比べて耐圧を改善することができる。またチャネル層に4元混晶を用いるので、組成変調しても格子整合したまま膜厚の制限なく結晶成長させることができる。

【0043】その結果、ヘテロ接合2DEG-FETにおいてチャネル層の電子濃度が向上した。また、InGaAsチャネル層を用いた従来のFETにおいて問題となっていた、高電界駆動時における衝突イオン化による耐圧の劣化が、本発明のFETでは大幅に改善されて耐30圧が向上した。さらにチャネル層を走行する電子の実効ドリフト速度が向上した。高周波特性が向上して、遮断周波数、雑音指数、電力利得などを向上させることがで

きた。

【図面の簡単な説明】

【図1】 (a) は本発明の第1の実施例を示す断面図である。 (b) は (a) の In G a A s チャネル層の深さ方向のエネルギーギャップE_s を示すグラフである。

8

【図2】 (a) は本発明の第2の実施例を示す断面図である。 (b) は (a) の In G a A s チャネル層の深さ方向のエネルギーギャップE_s を示すグラフである。

【図3】 (a) は本発明の第3の実施例を示す断面図である。 (b) は (a) の In GaAs チャネル層の深さ方向のエネルギーギャップE_aを示すグラフである。

【図4】 (a) は本発明の第4の実施例を示す断面図である。 (b) は (a) の I n G a A s チャネル層の深さ方向のエネルギーギャップE a を示すグラフである。

【符号の説明】


- 半絶縁性InP基板
- 2 ノンドープ I no. 52 A lo. 48 A s バッファ層
- 3 ノンドープIn_{1-x} Ga_x As_y P_{1-y} チャネル


僧


- 3 a ノンドープ I n_{1-x1}G a_{x1}A s_{y1}P_{1-y1}チャネル層
- 3b ノンドープIn_{1-x2}Ga_{x2}As_{y2}P_{1-y2}チャネル層
- 3 c ノンドープ I n_{1-x3}G a_{x3}A s_{y3}P_{1-y3}チャネル層
- 4 ノンドープ I no. 52A lo. 48A s スペーサ層
- 5 SiドープN型 I no. 52A lo. 48A s 電子供給層
- 6 ノンドープ I no. 52 A lo. 47 A s ショットキー層
- 7 SiドープN型Ino.53Gao.47Asキャップ層
- 8 ソース電極
- 9 ドレイン電極
- 10 ゲート電極


【図1】

【図2】










【図3】

0.9

表面與界面

[図4]



基板網界面 InGaAsPチャネル弾さ

